本報訊 近日,複旦大學微電子學院教授周鵬團隊針對主流電荷存儲(chu) 器技術,發現了矽基閃存技術的原理瓶頸,提供了可以應用於(yu) 矽材料的器件模型,實現了超快速度,為(wei) 統一存儲(chu) 器的發展提供了技術途徑。相關(guan) 成果在線發表於(yu) 《自然—納米技術》。
閃存自從(cong) 實現商業(ye) 化技術後,在量子隧穿機製下工作的矽基閃存編程時間一直在百微秒量級,無法實現對速度有較高要求的內(nei) 存級應用。量子隧穿機製能否實現更快的速度,成為(wei) 一個(ge) 挑戰。
周鵬團隊從(cong) 源頭出發,首次發現了雙三角隧穿勢壘超快電荷存儲(chu) 機理,突破傳(chuan) 統經驗束縛,獲得了內(nei) 存DRAM技術級編程速度。研究人員發現,在存儲(chu) 與(yu) 擦除的工作過程中,勢壘高度決(jue) 定了電荷隧穿通過的難易程度,柵耦合比決(jue) 定了柵極控製電壓產(chan) 生的電荷密度,良好界麵保證了不會(hui) 引入額外沾汙或缺陷。
研究人員根據此超快電荷存儲(chu) 原理建立了通用器件模型,設計並製備出同時具備三大要素的範德華異質結閃存,采用工業(ye) 界標準閾值漂移測試和高溫加速老化測試方案,驗證了20納秒編程時間和10年數據保持能力;並對器件進行了理論模擬計算,實驗數據和理論模擬結果吻合一致。同時,研究人員探討了三大要素的不同程度缺失導致器件速度衰退的物理機製,為(wei) 在矽體(ti) 係中開展應用指出了原則性的研發路徑。(黃辛)
相關(guan) 論文信息:
https://doi.org/10.1038/s41565-021-00921-4
《中國科學報》 (2021-06-10 第1版 要聞)